創(chuàng)意電子(Global Unichip, GUC)表示,其采用臺(tái)積電(TSMC) 28HPC+制程低功率PCIe3 PHY IP搭配PLDA的EP控制器,近日已通過PCI-SIG合規(guī)測(cè)試,意味著未來設(shè)計(jì)師能將超低功率的PCIe3 PHY IP,整合至以28納米制程技術(shù)為目標(biāo)的裝置。其精簡(jiǎn)的面積減少了SoC芯片大小并降低成本。
GUC PCIe3 PHY提供具有成本效益和低功率解決方案,其設(shè)計(jì)目的是為了滿足當(dāng)今高速互連的設(shè)計(jì)需求。它以GUC經(jīng)過驗(yàn)證的高速SerDeS技術(shù)為基礎(chǔ),其效能優(yōu)于PCI-SIG Base所制訂的規(guī)格,可適用于更廣泛的應(yīng)用。PCIe3 PHY為GUC固態(tài)硬盤(SSD) ASIC平臺(tái)中的關(guān)鍵組件。
PLDA在PCI與PCI Express IP方案的研發(fā)與供應(yīng)上有20年經(jīng)驗(yàn),目前有超過6,200項(xiàng)授權(quán),能加速ASIC與FPGA設(shè)計(jì)的上市時(shí)程。目前PLDA提供完整的PCIe解決方案,包括硅智財(cái)核心、ASIC的FPGA電路板原型、PCIe BFM/testbench、PCIe驅(qū)動(dòng)器及API等。
PCI-SIG為擁有并管理開放產(chǎn)業(yè)標(biāo)準(zhǔn)PCI規(guī)格的聯(lián)盟,此聯(lián)盟根據(jù)PCI-SIG維護(hù)的系統(tǒng)及其他PCIe產(chǎn)品的主要制造商,執(zhí)行合規(guī)測(cè)試及產(chǎn)品驗(yàn)證。這項(xiàng)嚴(yán)格的測(cè)試流程包括各種PC硬件產(chǎn)品的相互操作性測(cè)試、交換層與數(shù)據(jù)鏈接測(cè)試、物理層測(cè)試及組態(tài)測(cè)試。
GUC內(nèi)部研發(fā)的IP產(chǎn)品組合包括內(nèi)存接口(DDR/ONFI)、高速串行接口(SerDes)、數(shù)據(jù)轉(zhuǎn)換器、硬化ARM核心、多媒體及基礎(chǔ)IP(組件庫、I/O、SRAM)。GUC的IP生態(tài)系統(tǒng)極具靈活性,能與來自GUC、臺(tái)積電及其他廠商的IP共同合作,建立最廣泛的設(shè)計(jì)方案。為完善產(chǎn)品質(zhì)量,GUC IP皆通過硅驗(yàn)證,并以可制造性、測(cè)試及產(chǎn)量為設(shè)計(jì)基礎(chǔ)。